This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-226655

(43) Date of publication of application: 19.12.1984

(51)Int.CI.

H02M 1/08

(21) Application number : **58-100914**

(71)Applicant: HITACHI LTD

HITACHI HARAMACHI

SEMICONDUCTOR LTD

(22)Date of filing:

08.06.1983

(72)Inventor: SHIMURA TATSUO


MIURA MASAHITO KARIYA TADAAKI

(54) SEMICONDUCTOR SWITCH DEVICE

(57) Abstract:

PURPOSE: To enable to control ON or OFF a semiconductor switch device without flowing a control current to a main circuit by using a high withstand field effect transistor which can be controlled ON or OFF by the voltage input from an external power source to control a thyristor ON or OFF.

CONSTITUTION: When an output current is supplied from a current source 1A to the base of a transistor QM, the transistor QM becomes ON, and a high withstand field effect transistor 9 becomes ON. As a result, a current is supplied to flow from the gate 6 of a thyristor 3 to a cathode 6 through the transistor 9 from a power source VR of a main circuit 4 to fire the thyristor 3. When the output current of the source 1A is eliminated, the transistor QM is interrupted, the transistor 9 is interrupted, and the thyristor 3 is turned OFF.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

公開実用 昭和60─ 」9238

(9) 日本国特許庁 (JP)

①実用新案出願公開

ゆ 公開実用新案公報 (U)

昭60-9238

MInt. Cl.4 H 01 L 25/14 G 11 C 11/34 識別記号

庁内整理番号 7638-5F 6549--5B 砂公開 昭和60年(1985)1月22日

審査請求 未請求

(全 頁)

Ø高集積ハイブリッドIC

川崎市中原区上小田中1015番地

富士通株式会社内

实够 顧昭58-100914 砂出 願 人 富士通株式会社 川崎市中原区上小田中1015番地

53)HI 願 昭58(1983)6月29日

沙考 案 者 辻敏夫 四代 理 人 弁理士 青柳稔

1. 考案の名称

高集積ハイブリッドIC

- 2. 実用新案登録請求の範囲
- (1)同一基板上に複数のICチップを並べて搭載したハイブリッドICにおいて、ICチップの上に該ICチップの周囲のボンディングエリヤ部以上小さいICチップを積み重ね、これらのICチップを該基板の配線端子へワイヤボンディングにより接続してなることを特徴とする高集積ハイブリッドIC。
- ②積み重ねられるICチップは、上、下部のものとも同じ大きさの回路素子形成部を持ち、そして下部のICチップは上部のICチップより広い周辺部を持ち、該周辺部の上部ICチップより外に出る部分にボンディングパットが形成されてなることを特徴とする実用新案登録請求の範囲第1項記載の商集積ハイブリッドIC。
- (3) 積み重ねられるICチップはともにICメモリであり、上、下のICチップの電源、データ、お

公開実用 昭和60─ | 9238

よびアドレス各ボンディングパッドは基板の同じ 配線端へワイヤボンディングされてなることを特 徴とする実用新案登録請求の範囲第1項または第 2項記載の髙集積ハイブリッド1C。

3. 考案の詳細な説明

考案の技術分野

本考案は、同一基板上に複数のICチップを搭載したハイプリッドICに関し、特にICチップを多層に積み重ねて集積度を向上させようとするものである。

従来技術と問題点

従来のハイブリッドICは第1図に示すように、セラミック基板1上に同種又は異種のICチップ2を複数個平面的に並べて配置する構造が一般的であり、この方式ではIC(集積回路)チップの総面積以上の集積度は全く期待できない。なチップ2(回路素子、配線、ボンディングパットなどは形成してあるがパッケージには収容してないまのシリコンチップ)の周辺のボンディングパッド

と基板1の内外に形成された配線の端子とを接続する。4は基板1の周囲に設けられた外部リードで、これらが端子ピンとなる。全体はセラミックケースに収容するかまたはコーティングする等してハイブリッドICを完成する。1CチップはLSIなど大容量化するにつれて広い面積のものになりつゝあるが、平面的に並べるだけではハイブリッドICとしての髙密度化には限度がある。

考案の目的

本考案はICチップを多層に積み重ねることでハイブリッドICの一層の高集積化を図ろうとするものである。

考案の構成

本考案は、同一基板上に複数のICチップを並べて搭載したハイプリッドICにおいて、ICチップの上に該ICチップの周囲のボンディングエリヤ部以上小さいICチップを積み重ね、これらのICチップを該基板の配線端子へワイヤボンディングにより接続してなることを特徴とするが、以下図示の実施例を参照しながらこれを詳細に説明

公開実用 昭和60─ | 9238

する。

考案の実施例

第2図は本考案の一実施例を示す説明図で、(a)は 部分側断面図、(6)は部分平面図である。同図にお いて、1は第1図と同様のセラミック基板、2L はその表面に直接搭載されたサイズの大きいIC チップ、3 L はそのボンディングワイヤ、2 S は ICチップ2Lのボンディングエリアを除く中央 領域に絶縁層5を介して搭載されたサイズの小さ いICチップ、3Sはそのボンディングワイヤで ある。ICチップ2L,2Sは例えばICメモリ チップであり、第3図に示すようにチップ2Sは 中央のメモリセル群などが形成される領域6、そ の周囲のローデコーダなどが形成される領域7及 びコラムデコーダなどが形成される領域8、チッ プ周辺のボンディングパッド9が形成される領域 を有する。記憶装置を構成するには同じICメモ リチップを所要数並設するのが普通なので、下側 の大きいICメモリチップ2Lも容量的には上側 の小さなICメモリチップと同じであり、従って

領域6~8からなる回路素子形成領域10は下側のICチップ2Lでも同じ大きさとし、たゞ下側は大型のチップを用いてそのボンディングパッド9形成領域は、重ねた上側ICチップ2Sより外方へ張り出す部分とする。

公開実用 昭和60─ | 9238

3 Sは下側のICチップ2 Lのボンディングワイト 3 Lと同じ基板上配線 3 Sを2 Lのボンディングする、または第2 図(a) に点線で示す如く3 Sを2 Lのボングパッドへ接続して3 Lを介して3 Lを介して3 Lを介して3 Lを介して3 Lを介して3 Lを介して4 といったりに4 がったりに4 がったりに5 でもかったりに6 では4 C アングルできるからでは4 C アングルでは5 でもからですがないがは1 C チングの上層に更にかったがかい1 C チングの上層に更にかったがかい1 C チングの上層に更にかった基板1 はセラミルることも可能である。また基板の他に適宜のプリント基板などでもよい。

考案の効果

以上述べたように本考案によれば、限られた面積 内でハイブリッドICの集積度(実装密度)を向 上させることができ、大容量メモリなどに用いて 甚だ有効である。

4. 図面の簡単な説明

第1図は従来のハイブリッドICの構成図、第


2 図は本考案の一実施例を示す要部構成図、第 3 図は I Cチップが I Cメモリチップの場合の内部 構造説明図である。

図中、1はセラミック基板、2 L はサイズの大きい I C チップ、2 S はサイズの小さい I C チップ、3 L, 3 S はボンディングワイヤ、5 は絶縁層、6~8, 1 0 は回路素子形成領域、9 はボンディングパッドである。


出 願 人 富 士 通 株 式 会 社 代理人弁理士 青 柳 稔


公開実用 昭和60— 9238

第 1 図



第2图






出願人名士通株式会社

帝亚人弃理士 皆 柳 稔

第3网



390

安阳60-9238 7 田 頤 人 富 士 通 株 式 会 社 代理人弁理士 寶 柳 稔